拨打电话本文技术性太强，技术盲请绕路，供有兴趣了解半导体发展趋势的朋友。
前一阵子看了很多自媒体的文章，讲我国半导体落后的方方面面，都提到了光刻机的差距，以及如何用好光刻机的差距，说白了就是ASML和台积电。
那么如果我们买到了最新的ASML光刻机，也捕获了台积电，或者说中芯国际买到了和台积电一样的设备，那么是不是意味着我国已经进入最先进的半导体制造国家呢？
当然没那么简单，要是只靠买买买就行的话，三星和Intel怎么还是拼不过台积电呢？
前几天看到了Celso Soares的报告，他画出了半导体未来三十年的路线图，确实是让我大开眼界，让我觉得自己知道的还很少。
首先是关于制程方面的概念。
早期的晶体管的缩小都是二维的，长宽各缩小0.7倍的话面积会缩小近一半（0.7*0.7=0.5）。
什么是平面闸门传统我们定义技术节点是用最小金属间距（MMP）的一半，但是到了20/22nm引入FinFET后，MMP的减少变得很慢，因为3D化以后晶体管向立体方向发展，就不能用MMP来表示技术进步了。
20nm x 0.7=14nm，所以新一代叫14nm
14nm x 0.7=9.8nm, 所以再新一代叫10nm
10nm x 0.7=7nm, 所以下一代叫7nm
7nm x 0.7=4.9nm, 所以再下一代叫5nm
其实，英特尔的10nm和台积电的7nm平面基础尺寸是近似的，两者每平方毫米都是一亿个晶体管左右。但台积电早已量产(麒麟980/990，A12/A13，AMD Ryzen 3000等)，但英特尔多年还是搞不定良率问题。
既然英特尔也能买到最好的ASML EUV设备，那么为什么还是搞不定10nm的制程呢？
这可能与英特尔激进的材料路线有关，英特尔将导体从铜全面转向钴，而台积电和三星仍然用铜和镀钴。铜是非常好的导体，但是问题在于它在纳米尺度时电阻会激增。
金属钌是替代铜的另一个选择，而在晶体管材料上，硅锗合金和拥有更佳电性能的铟、镓和砷化物也在被深度考虑或已应用。
在材料领域的基础研究上，我们的差距还很大。
在半导体发展历程中，人类绞尽脑汁使用了元素周期表上的各种可能，这还不包括各种化合物。下面这张图生动地表现了1985年和现在元素周期表上各种材料被用于半导体的情况。
我们从中芯国际的声明中可以得知，采用目前中芯国际自有的DUV光刻机可以做到7nm的工艺，但这时已经是DUV的极限了，且良率会很难做。再进一步的话，5nm的光刻必须用到EUV，否则掩模的层数要多到失控了。
目前各家的3nm方案实际上已经成型了，将是更立体的FET，还包括了碳纳米管等各种复杂的材料，再往下就需要打开1nm的大门了，在实验室中已经实现了用CFET技术完成1nm的光刻工艺。
ASML的技术路线图。由于High NA EUV已经设计完成，所以从光刻角度认为至少未来十年摩尔定律还在掌握之中。
未来超过5nm以后，晶体管Cell的模式可能是各种形状的FET管子。
下面我们可以看看第一张图，近几年里3D Stacking值得一提：就是把内存什么的都叠在CPU上面。最有价值的是叠高带宽内存(HBM)，同时缩小了导线的时延。原本内存带宽和时延是相矛盾的东西。
Nanosheet和Nanowire等统称为GAA(Gate all around)“到处都是闸门”，这个名字显示了这些小乐高晶体管的诡异模样。
未来十年里，这些技术路线还是靠谱的。
作为L4 Cache的HBM可能是未来一段时间的亮点。所以，似乎目前AMD的HBM路径就是其赢取Xbox X和索尼PS5的最大利器。而Intel和NVidia最近在消费计算领域都有点压抑。
2026年开始用碳纳米管，这是半导体核心摆脱硅的开始。
制程技术到1-2nm时，手机处理器会到4Ghz的天花板。
新的10年要开始了，半导体中开始部分用光子取代电子，光子可以有更高的带宽。2035-2040年，就开始引入量子计算：90%的光子比特混合10%的量子比特。
之后的十年是量子计算的时代，2050年则进入了玄学的境界，生物神经元计算，到这里估计专家也编不下去了。
回到文章的主题，买到了ASML EUV光刻机，能做出7nm的芯片，就完事了吗？
什么是平面闸门科技的进步就像是赛跑，我们在努力进步，别人也没有闲着，而真正的竞争，将回到元素周期表，即对于材料化合物的微观研究和应用中。
半导体芯片好比是盖一个宏伟的建筑，想想看，在头发丝这么大的空间里，我们要用上亿个晶体管复杂搭建上亿根铜筋的混凝土建筑。
半导体的竞争远远不只是光刻机的竞争，还有材料、设计工具（EDA）、化学蚀刻、光学/量子技术、设计人才等各个方面的竞争。
在半导体这个长跑比赛中，要想从落后跑到领先，需要投入的资源是难以想象的，中芯国际成立20年来，投入的资本以上千亿计，从未分过红，依然与台积电有两代的差距，国人需要做好艰苦卓绝的准备。